gcc/testsuite/g++.target/riscv/rvv/base/vnsrl_vx-3.C

   1 /* { dg-do compile } */
   2 /* { dg-options "-march=rv64gcv -mabi=lp64d -O3 -fno-schedule-insns -fno-schedule-insns2" } */
   3
   4 #include "riscv_vector.h"
   5
   6 vuint8mf8_t test___riscv_vnsrl(vuint16mf4_t op1,size_t shift,size_t vl)
   7 {
   8     return __riscv_vnsrl(op1,shift,32);
   9 }
  10
  11
  12 vuint8mf4_t test___riscv_vnsrl(vuint16mf2_t op1,size_t shift,size_t vl)
  13 {
  14     return __riscv_vnsrl(op1,shift,32);
  15 }
  16
  17
  18 vuint8mf2_t test___riscv_vnsrl(vuint16m1_t op1,size_t shift,size_t vl)
  19 {
  20     return __riscv_vnsrl(op1,shift,32);
  21 }
  22
  23
  24 vuint8m1_t test___riscv_vnsrl(vuint16m2_t op1,size_t shift,size_t vl)
  25 {
  26     return __riscv_vnsrl(op1,shift,32);
  27 }
  28
  29
  30 vuint8m2_t test___riscv_vnsrl(vuint16m4_t op1,size_t shift,size_t vl)
  31 {
  32     return __riscv_vnsrl(op1,shift,32);
  33 }
  34
  35
  36 vuint8m4_t test___riscv_vnsrl(vuint16m8_t op1,size_t shift,size_t vl)
  37 {
  38     return __riscv_vnsrl(op1,shift,32);
  39 }
  40
  41
  42 vuint16mf4_t test___riscv_vnsrl(vuint32mf2_t op1,size_t shift,size_t vl)
  43 {
  44     return __riscv_vnsrl(op1,shift,32);
  45 }
  46
  47
  48 vuint16mf2_t test___riscv_vnsrl(vuint32m1_t op1,size_t shift,size_t vl)
  49 {
  50     return __riscv_vnsrl(op1,shift,32);
  51 }
  52
  53
  54 vuint16m1_t test___riscv_vnsrl(vuint32m2_t op1,size_t shift,size_t vl)
  55 {
  56     return __riscv_vnsrl(op1,shift,32);
  57 }
  58
  59
  60 vuint16m2_t test___riscv_vnsrl(vuint32m4_t op1,size_t shift,size_t vl)
  61 {
  62     return __riscv_vnsrl(op1,shift,32);
  63 }
  64
  65
  66 vuint16m4_t test___riscv_vnsrl(vuint32m8_t op1,size_t shift,size_t vl)
  67 {
  68     return __riscv_vnsrl(op1,shift,32);
  69 }
  70
  71
  72 vuint32mf2_t test___riscv_vnsrl(vuint64m1_t op1,size_t shift,size_t vl)
  73 {
  74     return __riscv_vnsrl(op1,shift,32);
  75 }
  76
  77
  78 vuint32m1_t test___riscv_vnsrl(vuint64m2_t op1,size_t shift,size_t vl)
  79 {
  80     return __riscv_vnsrl(op1,shift,32);
  81 }
  82
  83
  84 vuint32m2_t test___riscv_vnsrl(vuint64m4_t op1,size_t shift,size_t vl)
  85 {
  86     return __riscv_vnsrl(op1,shift,32);
  87 }
  88
  89
  90 vuint32m4_t test___riscv_vnsrl(vuint64m8_t op1,size_t shift,size_t vl)
  91 {
  92     return __riscv_vnsrl(op1,shift,32);
  93 }
  94
  95
  96 vuint8mf8_t test___riscv_vnsrl(vbool64_t mask,vuint16mf4_t op1,size_t shift,size_t vl)
  97 {
  98     return __riscv_vnsrl(mask,op1,shift,32);
  99 }
 100
 101
 102 vuint8mf4_t test___riscv_vnsrl(vbool32_t mask,vuint16mf2_t op1,size_t shift,size_t vl)
 103 {
 104     return __riscv_vnsrl(mask,op1,shift,32);
 105 }
 106
 107
 108 vuint8mf2_t test___riscv_vnsrl(vbool16_t mask,vuint16m1_t op1,size_t shift,size_t vl)
 109 {
 110     return __riscv_vnsrl(mask,op1,shift,32);
 111 }
 112
 113
 114 vuint8m1_t test___riscv_vnsrl(vbool8_t mask,vuint16m2_t op1,size_t shift,size_t vl)
 115 {
 116     return __riscv_vnsrl(mask,op1,shift,32);
 117 }
 118
 119
 120 vuint8m2_t test___riscv_vnsrl(vbool4_t mask,vuint16m4_t op1,size_t shift,size_t vl)
 121 {
 122     return __riscv_vnsrl(mask,op1,shift,32);
 123 }
 124
 125
 126 vuint8m4_t test___riscv_vnsrl(vbool2_t mask,vuint16m8_t op1,size_t shift,size_t vl)
 127 {
 128     return __riscv_vnsrl(mask,op1,shift,32);
 129 }
 130
 131
 132 vuint16mf4_t test___riscv_vnsrl(vbool64_t mask,vuint32mf2_t op1,size_t shift,size_t vl)
 133 {
 134     return __riscv_vnsrl(mask,op1,shift,32);
 135 }
 136
 137
 138 vuint16mf2_t test___riscv_vnsrl(vbool32_t mask,vuint32m1_t op1,size_t shift,size_t vl)
 139 {
 140     return __riscv_vnsrl(mask,op1,shift,32);
 141 }
 142
 143
 144 vuint16m1_t test___riscv_vnsrl(vbool16_t mask,vuint32m2_t op1,size_t shift,size_t vl)
 145 {
 146     return __riscv_vnsrl(mask,op1,shift,32);
 147 }
 148
 149
 150 vuint16m2_t test___riscv_vnsrl(vbool8_t mask,vuint32m4_t op1,size_t shift,size_t vl)
 151 {
 152     return __riscv_vnsrl(mask,op1,shift,32);
 153 }
 154
 155
 156 vuint16m4_t test___riscv_vnsrl(vbool4_t mask,vuint32m8_t op1,size_t shift,size_t vl)
 157 {
 158     return __riscv_vnsrl(mask,op1,shift,32);
 159 }
 160
 161
 162 vuint32mf2_t test___riscv_vnsrl(vbool64_t mask,vuint64m1_t op1,size_t shift,size_t vl)
 163 {
 164     return __riscv_vnsrl(mask,op1,shift,32);
 165 }
 166
 167
 168 vuint32m1_t test___riscv_vnsrl(vbool32_t mask,vuint64m2_t op1,size_t shift,size_t vl)
 169 {
 170     return __riscv_vnsrl(mask,op1,shift,32);
 171 }
 172
 173
 174 vuint32m2_t test___riscv_vnsrl(vbool16_t mask,vuint64m4_t op1,size_t shift,size_t vl)
 175 {
 176     return __riscv_vnsrl(mask,op1,shift,32);
 177 }
 178
 179
 180 vuint32m4_t test___riscv_vnsrl(vbool8_t mask,vuint64m8_t op1,size_t shift,size_t vl)
 181 {
 182     return __riscv_vnsrl(mask,op1,shift,32);
 183 }
 184
 185
 186
 187 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 1 } } */
 188 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 1 } } */
 189 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 1 } } */
 190 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 1 } } */
 191 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 1 } } */
 192 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 1 } } */
 193 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 1 } } */
 194 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 1 } } */
 195 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 1 } } */
 196 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 1 } } */
 197 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 1 } } */
 198 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 1 } } */
 199 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 1 } } */
 200 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 1 } } */
 201 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+\s+} 1 } } */
 202 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf8,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v0.t\s+} 1 } } */
 203 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf4,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v0.t\s+} 1 } } */
 204 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*mf2,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v0.t\s+} 1 } } */
 205 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m1,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v0.t\s+} 1 } } */
 206 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m2,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v0.t\s+} 1 } } */
 207 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e8,\s*m4,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v0.t\s+} 1 } } */
 208 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf4,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v0.t\s+} 1 } } */
 209 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*mf2,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v0.t\s+} 1 } } */
 210 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m1,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v0.t\s+} 1 } } */
 211 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m2,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v0.t\s+} 1 } } */
 212 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e16,\s*m4,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v0.t\s+} 1 } } */
 213 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*mf2,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v0.t\s+} 1 } } */
 214 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m1,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v0.t\s+} 1 } } */
 215 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m2,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v0.t\s+} 1 } } */
 216 /* { dg-final { scan-assembler-times {vsetvli\s+zero,\s*[a-x0-9]+,\s*e32,\s*m4,\s*t[au],\s*m[au]\s+vnsrl\.wx\s+v[0-9]+,\s*v[0-9]+,\s*[a-x0-9]+,\s*v0.t\s+} 1 } } */